台积电与Intel积极推出3D封装将引领代工封测厂一并跟进

　　据媒体报道，针对HPC芯片封装技术，台积电已在2019年6月于日本VLSI技术及电路研讨会中，提出新型态SoIC之3D封装技术论文；透过微缩凸块(Bumping)密度，提升CPU/GPU处理器与存储器间整体运算速度。整体而言，期望借由SoIC封装技术持续延伸，并作为台积电于InFO、CoWoS后端先进封装之全新解决方案。目前3D封装技术已对外公告的最新成果，现阶段除了半导体代工制造龙头台积电最积极，已宣布预计于2020年导入量产SoIC和WoW等3D封装技术外，另有IDM大厂Intel也提出Foveros之3D封装概念，将于2019下半年迎战后续处理器与HPC芯片之封装市场。

　　3D封装技术，主要为求再次提升AI之HPC芯片的运算速度及能力，试图将HBM高频宽存储器与CPU/GPU/FPGA/NPU处理器彼此整合，并藉由高端TSV(硅穿孔)技术，同时将两者垂直叠合于一起，减小彼此的传输路径、加速处理与运算速度，提高整体HPC芯片的工作效率。台积电与Intel积极推出3D封装，将引领代工封测厂一并跟进，相关公司望受益。