轻设计（Design-Lite）是芯原通过观察全球半导体产业第三次转移以及集成 电路产业技术升级的历程，总结出来的芯片设计公司的新运营趋势。与目前相对 “重设计”的 Fabless 模式不同，在轻设计模式下，芯片设计公司将专注于芯片 定义、芯片架构、软件/算法，以及市场营销等，将芯片前端和后端设计，量产 管理等全部或部分外包给设计服务公司，以及更多地采用半导体 IP，减少运营 支出，实现轻量化运营。随着摩尔定律的不断演进，集成电路器件的工艺节点朝着先进 10nm、7nm 等方向不断缩小，器件微观结构对芯片速度、可靠性、功耗等性能影响越来越大。 实践证明，当晶体管的线宽逐步缩小到 28nm 以下时，由于短沟道效应和泄漏电 流的影响，传统的平面场效应管的尺寸已经很难继续缩小。 近年来，为继续延续摩尔定律的演进，两种集成电路新工艺节点技术的诞生 打破了技术瓶颈，分别是 FinFET 和 FD-SOI。FinFET 和 FD-SOI 两种技术都是 晶体管进一步缩小所需要发展的核心手段。两者相比较而言，FinFET 相对具有 更高的集成度和较快的速度，适合高性能以及大规模计算的产品；FD-SOI 相对 具有更好的模拟和射频性能，更低的软错误率，更优的能耗比，适合高性能射频 芯片、物联网以及可穿戴设备等对功耗要求较高的产品。 集成电路器件的结构随着技术节点的推进不断迭代改变，未来或可能出现新 的工艺节点技术使得器件的线宽向 3nm 及以下的方向继续缩小。近期，台积电宣布自 2020 年开始量产采用 5nm 工艺节点的 FinFET 集成电路产品；三星电子 宣布计划于 2021 年量产采用 3nm 工艺节点的 GAA（环绕式闸极晶体管）集成 电路产品。