从半导体发展历史看封装集成发展趋势：封测的过去、现在与未来

　　从上世纪50年代第一颗晶体管被发明，半导体至今已经走过了70个春秋。回顾这70年的发展历程，人类社会对于更高生活品质的不断追求正是科技进步最根本的内源动力。这强大的驱动力使半导体技术从传统的晶体管技术，进化到现在小如针尖却拥有几十万倍算力提升的超大规模集成电路。

　　芯片裸片（die）被生产出来之后，需要封入一个密闭空间内同时引出相应的引脚，完成之后才能作为一个基本的元器件使用，这道工序即封装。封装技术虽不像设计和制造环境发展迅猛，但也按照“一代芯片一代封装”的发展轨迹不断前进。

　　回顾封装产业发展历程，我们以 2000年为节点，将封装产业分为传统封装阶段和先进封装阶段。传统封装可细分为三个阶段：

　　阶段一（1980年以前），通孔插装（Through Hole，TH）时代。其特点是插孔安装到PCB上，引脚数小于64，以金属圆形封装（TO）和双列直插封装（DIP）为代表；

　　阶段二（1980年～1990年），表面贴装（Surface Mount，SMT）时代。其特点是引线代替针脚，引线为翼形或丁形，两边或四边引出，以小外形封装（SOP）和四边引脚扁平封装（QFP）为代表；

　　阶段三（1990年～2000年），面积阵列封装时代。在单一芯片工艺上，以焊球阵列封装（BGA）和芯片尺寸封装（CSP）为代表，采用“焊球”代替“引脚”。实现将多芯片在高密度多层互联基板上用表面贴装技术组装成多样电子组件、子系统。

　　进入到2000年左右，基于系统产品不断多功能化的需求，同时也由于CSP封装、积层式多层基板技术的引进，集成电路封测产业迈入三维叠层封装（3D）即先进封装时代。具体特征表现为：

　　（1）封装元件概念演变为封装系统

　　（2）单芯片向多芯片发展

　　（3）平面封装（MCM）向立体封装（3D）发展

　　（4）倒装连接、TSV硅通孔连接成为重要键合方式

　　具体的先进封装囊括倒装、晶圆级封装、POP/Sip/TSV，以及最新的极高密度扇出型等立体式封装技术，其特征分述如下：

　　倒装芯片技术（Flip Chip，FC）是一种管芯与封装载体的电路互联技术，是引线键合技术（Wire Bond，WB）和载带自动键合技术（Tape Automated Bonding，TAB）发展后的更高级连接技术。

　　晶圆级封装技术（Wafer Level Package，WLP）是在电子设备不断追求小型化下，倒装技术与SMT和BGA结合的产物，是一种经过改进和提高的CSP。WLP技术先在整片晶圆上同时对多颗芯片进行封装，最后切割成单个器件，并直接贴装到基板或PCB上。

　　堆叠封装（Package on Package，PoP） 属于封装外封装，是指纵向排列的逻辑和储存元器件的集成电路封装形式，它采用两个或两个以上的BGA堆叠，一般情况下逻辑运算位于底部，储存元器件位于上部，用焊球或者铜柱将两个封装结合。

　　硅通孔技术（TSV，Through-Silicon-Via）也是一种电路互联技术，它通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连。TSV是2.5D和3D封装的技术之一。

　　系统级封装技术（System in a Package，SiP） 是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。其与系统级芯片（System On a Chip，SoC）相对应。

　　综上所述，封装技术包括DIP、SOP、QFP、PGA等传统封装和BGA（球栅阵列封装）、CSP（芯片级封装）、FC（倒装芯片）、WLP、TSV、3D堆叠、SIP等先进封装。WLP（晶圆级封装）、TSV（硅通孔技术）、SIP（系统级封装）等封装技术应用越来越广泛。

　　IDM和OSAT（Outsourced Semiconductor Assembly&Test，半导体封装测试代工模式）是半导体封测产业的两种主要模式。根据Gartner的数据，封测代工模式一直呈增长态势，从2013年超过IDM模式之后渐入快行道，并将伴随着半导体行业垂直分工趋势，成为封测行业的主导模式。

　　摩尔定律渐现颓势，IC成本持续上升，IC封装逐渐成为产业延续摩尔时代的另一渠道。信息技术的高速发展和数字化转型的加速普及，驱动了人工智能（AI）、机器学习（ML）、高性能计算（HPC）、数据中心、图像传感器等大量、多样化的算力需求。

　　因此，能够有效提高芯片内IO密度和算力密度的异构集成被视为先进封测技术发展的新机遇。2D/3D TSV技术凭借其大封装密度，小外形尺寸，并且大大改善芯片速度和低功耗的性能将大放异彩。

　　作为全球和国内封测领域领导厂商的长电科技（600584）更进一步。其最新的无硅通孔晶圆级极高密度封装技术――XDFOI 全系列极高密度扇出型封装相较于2.5D硅通孔（TSV）封装技术，具备更高性能、更高可靠性以及更低成本等特性。

　　该解决方案在线宽或线距可达到2um的同时，可实现多层布线层。另外，由于采用了极窄节距凸块互联技术，封装尺寸大，可集成多颗芯片、高带宽内存和无源器件。

　　长电科技的这项技术通过将不同的功能器件整合在系统封装内，大大降低系统成本，缩小封装尺寸，具有广泛的应用场景，可为在集成度和算力方面有较高要求的FPGA、CPU、GPU、AI和5G网络芯片等，提供小芯片（Chiplet）和异质封装（HiP）的系统封装解决方案。

　　目前，异构集成等微系统集成方案已成为半导体技术的新方向。相对应的，封测技术也将向以“密度”和“互连”为特征的“芯片成品制造”的趋势发展。未来将是封装技术在集成电路成品制造中大放光彩的时代。

　　end

　　长电科技（JCET Group）是全球领先的集成电路制造和技术服务提供商，提供全方位的芯片成品制造一站式服务，包括集成电路的系统集成封装设计、技术开发、产品认证、晶圆中测、晶圆级中道封装测试、系统级封装测试、芯片成品测试并可向世界各地的半导体供应商提供直运。产品和技术涵盖了主流集成电路应用，包括网络通讯、移动终端、高性能计算、车载电子、大数据存储、人工智能与物联网、工业智造等领域。